1. Unix/Linux操作系統(tǒng)使用
2. 文本編輯器VIM
3. 數(shù)字電路技術(shù)基礎(chǔ)
4. 電路
5. 數(shù)字邏輯設(shè)計
6. 數(shù)字集成電路設(shè)計流程
7. Verilog HDL硬件描述語言和電路設(shè)計技術(shù)與技巧
8. 驗證工具的使用
9. 設(shè)計和驗證初步
10.PT數(shù)字電路驗證
1)驗證平臺的建立
2）測試驗證要點(diǎn)
12.設(shè)計綜合（synthesys）
13.PrimeTime平臺要點(diǎn)
14PT靜態(tài)時序分析
15.設(shè)計技巧
17.實(shí)戰(zhàn)演練：
1）RTL coding
2)綜合
18.數(shù)字前端全流程設(shè)計工具
19.相關(guān)工藝庫文件IC技術(shù)
20. 邏輯綜合初步以及SYNOPSYS DC等綜合工具的使用
21. 設(shè)計技術(shù)
重點(diǎn)講解數(shù)字電路設(shè)計的綜合技術(shù)的基本概念，綜合流程和工程經(jīng)驗，使學(xué)員掌握基于synopsys DC的綜合技巧。
內(nèi)容包括：
綜合機(jī)理的分析；組合電路和時序電路實(shí)現(xiàn)規(guī)則和實(shí)例分析；基于tcl綜合的流程,優(yōu)化處理和調(diào)試技術(shù)；綜合處理與后端流程的聯(lián)系；可綜合代碼技術(shù)；
SOC 靜態(tài)時序分析技術(shù)
介紹靜態(tài)時序分析技術(shù)；使學(xué)員掌握基于Synopsysy PrimeTime的靜態(tài)時序分析技術(shù)。
內(nèi)容包括：
背景分析；工具的使用；靜態(tài)時序分析模式選擇；注意事項及需深入研究的內(nèi)容
23、項目介紹。立項分析、實(shí)現(xiàn)方案的規(guī)劃。
24、SOC系統(tǒng)的設(shè)計方法學(xué)。數(shù)字設(shè)計庫的介紹，分析、創(chuàng)建，及使用。
25. 項目設(shè)計實(shí)訓(xùn):
實(shí)訓(xùn)項目.
首 頁 手機(jī)閱讀模式
